ZISC
Ця стаття не містить посилань на джерела. Ви можете допомогти поліпшити цю статтю, додавши посилання на надійні (авторитетні) джерела. Матеріал без джерел може бути піддано сумніву та вилучено. (серпень 2019) |
ZISC (англ. Zero Instruction Set Computer — комп'ютер з нульовим набором команд) — архітектура процесора, заснована на таких технологіях, як зіставлення зі зразком. Архітектура характеризується відсутністю мікрокоманд в звичному для мікропроцесорів розумінні. Також акронім ZISC натякає на розроблену раніше технологію RISC.
ZISC — це технологія, заснована на ідеях, запозичених з нейромереж. Для ZISC характерна апаратна паралельна обробка даних, подібно тому як це відбувається в справжніх нейромережах. Ця концепція була розроблена Guy Paillet, натхненним під час спільної роботи з командою Карло Руббіа для паралельної обробки, і з Леоном Купером в ранні 90-ті над RCE (Restricted Coulomb Energy — модель нейромережі, опублікована Купером 1982 року). RCE було розроблено та опубліковано в книзі Брюса Батчелора «Практичний підхід до класифікації шаблонів»[1].
Втілена IBM в кремнії квінтесенція fuzzy logic і нейропроцесорів — чип ZISC — унікальна 36-нейронна машина еквівалентна звичайному мікропроцесору з продуктивністю 2,2 млрд операцій в секунду при тактовій частоті всього 20 MHz. Орієнтовані на вирішення завдань класифікації, ZISC і йому подібні мікросхеми надають розробникам в області робототехніки потужний і порівняно недорогий інструмент, що істотно знижує вимоги до алгоритмічної бази розпізнавальних підсистем[2].
Примітки
Див. також
- MISC
- п
- о
- р
- Конвеєр команд
- Bubble
- Operand forwarding[en]
- Позачергове виконання
- Спекулятивне виконання
- Модуль передбачення переходів
- Memory dependence prediction[en]
- Конфлікти в конвеєрі
- Процесор цифрових сигналів (DSP)
- GPGPU
- Мікроконтролер
- Фізичний процесор
- Система на кристалі (SoC)
- Секційний процесор
- Barrel processor
- Cellular[en]
- Блок генерації адреси (AGU)
- Арифметико-логічний пристрій (ALU)
- Barrel shifter
- Функціональний блок (EU)
- Математичний співпроцесор (FPU)
- Back-side bus
- (Мультиплексор)
- Регістри
- Модуль керування пам'яттю (MMU)
- Буфер асоціативної трансляції (TLB)
- Кеш
- Регістровий файл
- Мікрокод
- Пристрій керування
- Тактова частота
- APM
- ACPI
- Динамічна зміна частоти[en]
- Динамічна зміна напруги[en]
- Clock gating